Browser in Verilog HDL